尽管在CMOS图像传感器和叠层存储器领域的关键应用继续推动着三维集成技术向前发展，但从工具方面来看，还未能达到值得生产的吞吐量需求。根据Micron Technology公司工程主管Kyle Kirby的观点，制造和填充穿透硅通孔（TSV）所用技术，包括刻蚀、电镀和化学机械抛光（CMP）等，需要表现出更高的速度以使三维集成技术更具经济效益。他在蒙大拿州Kalispell举行的微电子电化学工艺峰会（Peaks Symposium on Electrochemical Processes for Microelectronics） 上发表了讲话，该峰会是由Semitool主办的。“我们需要针对TSV技术的专用CMP浆料。”Kirby如是说，“刻蚀和电镀填充孔都是很慢的工艺，需要尽可能地提高速度。”
当然，DRAM是一个对成本非常敏感的市场，因而Micron正在研究若干种不同的3D方案，包括先制作通孔（via-first）和后制作通孔（via-last）方法、激光打孔和反应离子刻蚀（RIE）技术，以及使用多晶硅还是铜进行填充。“在我们称为先制作通孔的方法中，在器件制造之前，多晶硅填充
的通孔首先在衬底上被制作完成。”Kirby说，“如果可以买到预先制作好TSV的衬底，岂不是很有意思？”
即便叠层存储器封装技术对DRAM的性能可能会带来限制，但使用TSV连接的芯片叠层技术将会在近期在DRAM中被采用。Kirby提到，目前钨可以比铜填充具有更大深宽比的通孔，但铜更加流行。
TechSearch International公司的总裁Jan Vardaman也针对TSV技术和应用作了报告。他说：“可能最具争议的就是NAND闪存领域，因为存储器制造商说，在已有的技术节点进行三维集成比进入下一个技术节点所需成本更低，然后更加重要的是，需要认识到并非所有人都同意这一观点”，她接着指出，Intel和Spansion曾经说到他们不会在闪存中使用TSV技术，因为对应成本太高了。另一方面，NEC Corp.、Oki Electric和 Elpida Memory有望2010年之前在商业化的存储器生产中使用TSV技术。Samsung也非常看好TSV技术，已经宣称其将结合使用2 Gb容量的DRAM来制作更小、更快而且功耗更低的4 Gb容量的DIMM（双列直插内存模块）。Vardaman同时还指出，Tezzaron和 Chartered Semiconductor Manufacturing宣称将生产高速SRAM产品，这种产品使用双层叠层技术以实现对144 Mb容量SRAM的替代。
在有限面积上实现大存储容量
据Vardaman介绍，要在给定芯片面积上增加容量并降低成本，通过传统的等比例微缩器件尺寸的方法已经变得不那么有效了。为降低成本，需要对NAND闪存晶圆进行垂直方向的叠层。她展示了连接NAND芯片的使用多晶硅填充的TSV剖面图。
Vardaman还表示，现场可编程门阵列（FPGA）同样也需要TSV解决方案。通常FPGA的芯片面积较大，因而较长的芯片内连线会引起延时问题。过大的连线长度使得芯片的工作频率很难提高。另外，FPGA中通常还会使用缓冲器件，这又进一步增加了芯片面积。使用三维TSV技术，电路被拆成若干较小的单元，然后这些单元被垂直叠层起来，从而降低了总的芯片面积，减少了缓冲器件的数目，并缩短了连线长度从而降低了总的延时。
对于高速微处理器应用领域来说，由于需要首先开发新的体系结构，TSV的使用将会较晚一些。根据Vardaman介绍，可能的应用时间在2014年前后。尽管Intel不情愿，但目前看来TSV将因存储器带宽的提升需求最终在微处理器中使用。“总线必须变得更宽才能传输必要的10-30 Gb/s存储器带宽，而且对于多核系统来说，将需要100 Gb/s的存储器带宽。”她这样介绍。
除了具体针对TSV技术的工具方面的改进需求，还有一些设计挑战，针对这些挑战，Kirby详细地做了说明。首先需要在基础设施、布线和通孔临近距离方面进行设计优化。“你不想让你的这些通孔靠近任何其他功能模块，而且还需要具有通用的排布方式。”接着他补充道，所有芯片需要使用同一块掩模版进行图形化操作，从而尽可能地降低成本。此外，在工艺加工和封装过程中，还必须考虑热机械应力，包括轴向的和切向的。
两位报告人都传达了这样的信息，认为针对不同的器件技术将会出现不同的TSV解决方案，没有哪一种方法最终会满足所有应用。