在高性能晶体管领域，IBM Corp.的主要对手通常是Intel。然而，今年IBM的工程师们从在美国Honolulu召开的2008年VLSI技术论坛返回时，讨论的却是如果在32 nm工艺代，IBM及其伙伴采用先制作栅极的高k/金属栅工艺，是否可以保证领先台积电。
低功耗移动市场已成为高速增长的市场分支，IBM副总裁Gary Patton着重指出，IBM及其在Fishkill工艺开发伙伴所提供的高k/金属栅工艺与TSMC将要在32 nm晶体管中引入的氮氧化物（SION）介电层和多晶栅极之间有着重大区别。
TSMC在去年12月举行的2008年国际电子器件会议（IEDM）上发布了32 nm低功耗晶体管，并在今年四月在美国数座城市举办的TSMC技术论坛上对其32 nm试产计划进行了讨论。根据发布在IEDM的演讲来看，TSMC计划在低功耗和通用晶体管中继续采用传统的栅极叠层结构以控制成本，但将采用更为先进的埋置式锗硅（eSiGe）应变技术。TSMC计划在为Sun开发的微处理器中使用高性能32 nm工艺，其中包括高k介电材料。
Patton认为TSMC是在倒退，并指出“32 nm工艺中
多晶氮氧化层将比高k/金属栅极还要昂贵”。在32 nm采用多晶氮氧化层的公司将不得不转向三次氧化工艺，他补充道：“为了获得不错的性能，他们必须采用很薄的氧化层，而这将增加漏电。”他还指出，埋置式SiGe应变技术也会增加成本。
IBM高k/金属栅技术的项目经理Mukesh Khare说：“我们在引入一个重要元素：高k材料。坚持使用氧化多晶方法的公司不得不冲进“下水道”（意为导电沟道），放上一层应力衬层或者其他什么。为了获得同样的性能，加入一个重要元素比加入一堆次要元素的成本更低。我们的方法在低功耗的PMOS中不需要添加SiGe应变工程。TSMC将采用各种应变工程手段，而这同我们获得低功耗移动产品的方案正好相反，用户期待的正是成本非常低的方案。”
IBM的工程人员介绍，由于高k可以在32 nm工艺中带来大量好处，很多客户将跳过45/40 nm技术代而直接进入32 nm工艺。Patton补充说，32 nm的工艺流程还考虑到了易于向28 nm半节点转移的便利性。“为了获得高k带来的好处，一些客户可能会越过45 nm技术代。”Patton这样介绍。
Khare说：“我们的集成方法可以让流程适用于45或40到32 nm，并可移植到28 nm。当我们引入新的元素——高k/金属栅结构，我们并没有引入其他的流程。这与其他高k/金属栅方案有着极大不同，它们通常需要极小心地照顾流程并引入更多的抛光工艺。”
Fishkill的几个工艺开发伙伴将在利润丰厚的32 nm移动市场与TSMC展开竞争，IBM的工程人员在控制功耗方面很有信心。在2007年12月，IBM报告了32 nm SRAM的测试结果。今年四月，IBM宣布可以让客户开始进行32 nm的设计。
IBM 32 nm体CMOS项目经理An Steegen说，IBM的高k/金属栅可以将低功耗氧化层厚度降低约10埃，这样反型层厚度（Tinv）可以达到14埃。更薄的栅氧化层厚度提高了性能，可以将栅长降低到30 nm，同时还可将SRAM的Vmin保持在优化的量级。可以将接触孔靠得更近而不会出现短路的危险。
32 nm技术世代如果采用氮氧化技术，那么短沟效应将变得更加显著。Steegen介绍说：“高k是控制短沟的关键，而使用氮氧化层则短沟效应将是个大麻烦。我们可以进行栅长的缩减以及多晶硅的缩减，并比氮氧化技术获得更好的短沟效应抑制。”
IBM现在可以提供多项目晶圆服务，将在9月启动，明年5月完成。第二次服务计划于12月启动。IBM和它在Fishkill的合作伙伴计划在2009年下半年开始进行32 nm低功耗工艺的量产。Patton说：“我们的32 nm工艺可以让客户方便地将IP从前代工艺进行转移。另外，晶体管驱动电流比与45 nm工艺非常相似。如果一个设计采用基于氮氧化多晶栅叠层的32 nm工艺，那么驱动电流比将下降很多，这需要很多重新设计才行。”
Khare说，如果采用eSiGe，那么设计人员需要考虑节距以及版图的关联效应，这可能随着器件几何尺寸的缩减而变化。他说：“从设计角度来看，应变会带来新的挑战。”他说。
在Honolulu举行的VLSI会议上，IBM的工程师Xian Chen与来自飞思卡尔半导体、特许半导体、英飞凌科技和三星电子的合作者共同介绍了32 nm技术。与SiON多晶相比，采用高k/金属栅结构的器件可以将环振的延迟降低30%。Chen还介绍，随着Tinv缩减，采用高k/金属栅结构可以将阈值电压错位降低40%。
Chen也承认，普遍关心的问题是引入高k/金属栅工艺会提高成本，他说：“与