一种利用锗掺杂的新型PECVD自对准阻挡层，作为低成本的简单方法，可以提高铜互连对电迁移的抵抗能力。
随着摩尔定律的推进，对铜互连抵抗电迁移（EM）的要求不断提高，而满足这种要求变得越来越困难。随着线条尺寸缩减，EM失效的临界孔洞尺寸也在缩小，从而导致平均失效时间（MTTF）急剧下降1。《国际半导体技术蓝图》（ITRS）指出，线条持续缩小要求工作电流密度增加2。因此，随着等比例缩减的持续，必须大力提高对EM的抵抗力。
介质扩散阻挡层和铜之间的界面已被证明是铜扩散的主要通道，也是阻挡EM失效最薄弱的环节3,4。人们开发了许多方法来改进界面，例如改善碳化硅（SiC）基/铜的界面。包括选择金属盖帽层和自对准阻挡层的选择沉积方法已经受到了广泛关注5-10。相对于介质层表面，在铜表面上获得良好的选择性很困难，因此制作像CoWP这样具有选择性的金属盖帽层很有挑战性，还可能导致介质可靠性降低9,10。这种方法还致使工艺步骤增加，进而提高了成本。
不过，自对准介质阻挡层具有良好的沉积选择性，通过修改介质扩散阻挡层单步工艺就能实现，而不会降低金属/金属间介质层的电气隔离特性5-7。此外，还可
优化自对准阻挡层，通过改善SiC/铜的界面，提高大马士革结构的可靠性5。
自对准阻挡层
由于选择性强、实现成本低并且可提高互连的可靠性，等离子增强化学气相沉积（PECVD）自对准阻挡层（PSAB）最近引起了人们关注。在此工艺中（图1），首先利用等离子预处理减少化学机械平坦化（CMP）后残余的氧化铜（CuOx）。此步骤有助于确保铜和SiC之间形成良好界面，并促进在铜表面形成均匀化学掺杂11。随后，将铜暴露在含有掺杂物的气态环境中。有报道介绍过将铜暴露在硅烷（SiH4）中进行硅掺杂。环境中杂质的浓度和处理温度是控制掺杂水平的关键变量。在下一步RF 钉扎步骤中，活性气体可侵蚀工艺腔中未参加反应的化学物质，还可能用来在沉积SiC前改变掺杂铜表面的化学组分。SiC基CVD步骤完成介质阻挡层或刻蚀阻挡层的形成。上述所有步骤可在Vector PECVD系统中原位和/或依次序完成。
锗掺杂
长期以来锗被认为是可用于此类应用的化学物质之一。最近，有人研究出一种新型的Ge-PSAB技术11。PECVD腔体内部含有化学物质，通常来说控制掺杂分布是很困难的，高温下尤为突出。温度强烈影响化学物质与铜表面及扩散到铜中的杂质之间的反应（图2a）。
工艺温度较高可能导致锗过度掺杂，增大铜的电阻。但是，淀积高质量的SiC一般需要较高的温度（~350 C400℃）。本平台采用多站连续沉积结构，允许PSAB工艺所需的子步骤灵活利用不同的温度。RF预处理和化学掺杂可在较低的优化温度下进行，随后在较高温度下淀积SiC，这样可获得控制良好的掺杂和更好的SiC薄膜质量。通过隔离这些工艺步骤获得了较高的产率。优化“曝光系数”可进一步调制锗掺杂（图2b）。优化温度和曝光系数可在铜表面获得两个数量级的锗掺杂水平。图3显示出优化后杂质分布的SIMS深度分布分析。
气态组分与铜及介质的反应活性和反应产物不同，致使PSAB工艺具有极高的选择性。在硅基PSAB中，SiH4与铜反应表现为热活性反应，但在介质表面上的反应会形成一层绝缘薄膜。类似地，锗与铜可快速反应，如SIMS分析所示，但是电学测试表明，锗与介质薄膜反应并未导致介质可靠性降低。图4中Ge-PSAB/SiC结构的TEM图同样表明，在SiC和低k介质的界面处，无任何其它层出现的迹象。
工艺集成，可靠性
我们利用65nm节点工艺技术和双大马士革方案，用Coral体低k介电材料对Ge-PSAB工艺进行了工艺集成测试。采用双层金属大马士革结构进行可靠性检测。从测试结构收集的梳状电容器（间距为80nm）线间介质击穿数据表明，Ge-PSAB和对照工艺（control process）所提供的击穿性能在统计上是相当的（图5a）。Ge-PSAB分离的介质击穿分布比对照样品的介质击穿分布更为紧密，二者归一化的Weibull b值分别为0.27 V-1 和0.17 V-1。对于Ge-PSAB工艺还观测到了较低的线间漏电流（图5b）。这些介质隔离效果表明这种技术实现了卓越的选择性。
据报导，在PECVD工艺腔中采用SiH4暴露法形成高温CuSi，可能导致铜/低k互连结构的应力迁移（SM）性能退化12。为研究本工艺的SM性能，在200℃进行168个小时的退火后，测试了两级金属板加金属板结构的通路电阻漂移。结果显示Ge-PSAB与对照样品比较，SM 性能没有出现退化（图6a）。
采用一个标准的单连线通孔终端测试结构，比较Ge-PSAB和对照样品的封装级EM性能。与对照样品相比，采用集成的Ge-PSAB