尽管从器件角度来讲，3-D集成可以看作某种程度的革命性变革，但IEEE Fellow、北卡微电子咨询公司（北卡罗来纳州Research Triangle Park）的咨询师Phil Garrou所持观点是，该项技术仍是渐进演变的结果。他在半导体国际的Webcast“穿透硅通孔：准备好了吗？”中作为专家小组成员发表这一观点，并给出了穿透硅通孔（TSV）、晶圆减薄和晶圆键合这三个3-D IC关键因素的实施路线。“在用于数码相机的图像传感器中，采用了TSV而未用芯片叠层。在下一代产品中，将会把传感器叠层到DSP上。索尼在90 nm的PS3芯片中将存储器叠层到逻辑电路上。英飞凌和IBM将在他们的SOLID技术中实施面对面的晶圆键合。三星和其他厂家在存储器叠层中采用TSV，但通孔将会穿过现有的键合焊盘，所以为了全面优化3D工艺需要对芯片进行重新设计。”
图1. 八个芯片叠层的闪存器件比减薄前叠层厚度低30%。（来源： Samsung ）
图1的三星八芯片叠层存储器（16 Gb NAND闪存）显示，TSV穿过了外围的键合焊盘。NXP半导体的研究员Fred Roozeboom说，“显然T
SV不只是梦想了。但完成真正的市场渗透需要四到五年。”他总结说其驱动力是系统成本、性能和尺寸。TechSearch International（德州奥斯汀）的总裁和创始人Jan Vardaman介绍，预计3-D IC的增长率将非常惊人，从2008年45,000晶圆（各种尺寸）的水平开始，到2014年可达四百万晶圆。
3-D集成的应用范围开始迅速扩大，包括DRAM或闪存叠层、存储器叠放在逻辑电路上、传感器与DSP叠层、场可编程逻辑阵列（FPGA）、用于无线LAN的功率放大器、用于手机和很多军用芯片的通讯IC，都需要解决几个关键的技术难题。“上述应用中的大部分都需要低成本的散热方案，”Vardaman介绍说。她说导热通孔会有帮助，并且很多公司在考虑采用冷却通道，但必须为这些导热通道预留足够的空间。“我们认为测试领域有些被忽视了。每个人都假定，会有已知良芯片（KGD），然而需要在测试方法上进行努力，这样才能在将芯片叠层之前对其结构进行完整的测试，”她说。
Garrou介绍了用于3-D IC的九种可能的工艺流程，主要根据何时引入通孔、怎样完成芯片键合（面对面、背对面），以及键合的类型决定。他说，金属到金属的键合显然是当今最为流行（铜-铜、铜-锡-铜）的键合模式，其原因是可以同时提供电学和机械互连。Vardaman表示，单元操作和工具都已经成熟了：每种应用何时决定采用3-D技术主要取决于成本/性能之间的权衡。
图2. 采用新的方法可以提高互连密度。无源插入层用来进行连接。（来源：NXP Semiconductors）
Roozeboom介绍了NXP在3-D封装和3-D IC集成上的发展蓝图（图2）。第一和第二代多芯片模块（MCM）技术已经进入量产。在第二代中，已经可以通过氢氧化钾（KOH）湿法刻蚀制作较为基本的通孔了。“其中的焊料凸点主要是为起到散热作用，”Roozeboom说。在第四代方案中，无源插入层将带有10-20 μm高深宽比（10:1）的TSV，这些通孔可以提供DC/接地、RF信号、再分布和散热功能。
Roozeboom指出，会有很多技术同时共存，功能从简单到复杂，密度从低到高，会有两芯片方案、系统级封装（SiP）、3-D SiP、3-D IC和系统级芯片（SoC）。“我们预计这种共存状况的持续时间依赖于应用、成本、性能和尺寸，”他说。尽管工业界还未成熟，但随着主流应用的发展，相应的标准和设计工具将会很快出现。