“将IC或封装嵌入到衬底的技术，可消除对电子组装的需求，并避免组装风险如锡须。”
自从集成电路发明以来，芯片已无可辩驳地成为电子电路集成的最终形式。从那以后，集成度增加的速度就按照摩尔定律的预测稳步前进。摩尔定律的预测在未来若干年依然有效的观点目前仍被普遍接受，然而，一个同样被广泛认同的观点是，物理定律将使摩尔定律最初描述的发展趋势停止。在这种情况下，电子电路技术和电路设计的概念将进入一个新的发展阶段，互连线将在重要性和价值方面都得到提升。在被称作“超越摩尔定律”的新兴范式下，无论物理上还是使用上，在Z轴方向组装都将变得越来越重要。目前在电子工业中第三维正被广泛关注，成为互连技术的主导。
目前有很多颇具吸引力的原因促使我们发展3-D互连结构。举例来说，3-D结构的一个最明显的特征是高集成密度。3-D结构使用更短的信号通路，由于信号损耗降低，对传输功率的要求变得更低，性能会得到提高，或者说对便携电子产品来说，相当于扩展了电池寿命。三维集成还意味着结构中使用了更少的材料和能量，这将影响成本和长期的可持续性。从全球基本情况上看，对能量和材料的需求变得越来越迫切，因此
3-D结构会在某种程度上有助于可持续发展。
在这一挑战下，从晶圆自身出发，提出并采用了众多互连解决方案。从被广泛关注的穿透硅通孔（
TSV）技术就可以看出对晶圆级互连的关注程度。不管是晶圆叠层，还是用于
IC封装的芯片叠层，TSV技术都被看做是一个必然的互连解决方案。TSV将是目前倒装芯片和引线键合型叠层芯片解决方案的很好补充。其他的叠层方案，包括叠层封装或者封装上封装（
PoP）技术，正与叠层芯片技术一起使用，可以在给定面积下集成更多功能的IC组件。实际上，这些解决方案普遍展示了为比系统级芯片（SoC）更好的系统封装（SiP）技术，主要原因是SoC的成本较高，而且产品进入市场的周期较长。对比而言，SiP可以给产品开发人员提供更大的灵活性。
继续向前发展，3-D集成还可以为下一层次互连和组装提供新的发展机遇。举例来说，将IC和/或IC封装组装于衬底的嵌入技术，也被称为Occam型工艺，使用电镀获得铜电通路，实现组件引脚间的直接连接。这一技术还处在早期研发阶段，可以避免使用高温无铅焊料，同时也避免了像锡晶须这样的其他风险。将更高层次的ESD保护集成入IC封装的可能性也正在被研究。这将使芯片的负担大大降低，通过降低I/O和芯片核层次的功率要求，来释放未使用的性能。目前还有一些其他3-D机遇处于研发时期，例如在芯片封装的组装顶端制作高速信号的直接通路互连，可以完全避免PCB的内在问题。目前可以非常合理的预测，整个电子系统元件的所有层次都可以受益于创新的电子互连设计。
然而，互连的支撑技术必须同样适应这一挑战。在3-D世界里，从设计工具到制造和组装，再到测试设备，所有的都需要适应这一新概念，即电子组装需要在一个以上的表面实现互连。假设目前一个房间大小的路由器或者大型计算机，需要发展成为只占据一个立方厘米空间的有源组件，那么非常明显，电子工业还有很长的路要走，才能实现电子互连的最高可能效率，这就为未来更具新意和更聪明的解决方案留下了一个宽敞的大门，三维互连将成为其中的关键技术。