芯片制造商和半导体设备制造商都在不断开发新的技术和集成工艺，来满足国际半导体技术蓝图（ITRS）对于浅结的苛刻要求。
一直以来，PN结等比例缩小都可以满足整体器件等比例缩小的要求，获得更窄的栅极宽度，更薄的电介质厚度以及更浅的（源/漏）PN结深度。在45 nm技术结点上，实现150~200?的源/漏扩展区结深，只是众多严峻挑战中的一个。其它挑战还包括保持较低的寄生电阻。
由于源/漏扩展区电阻与掺杂浓度、载流子迁移率以及结深有关，因此，对于浅结源/漏扩展区，要实现足够低的方块电阻（Rs）变得越来越具挑战性。无法降低和控制源/漏区电阻将最终影响器件的性能，例如驱动电流。已有大量工作，关注于如何改善离子注入和退火工艺来提高掺杂浓度，减小杂质扩散，以及降低离子注入后的去胶工艺和清洗工艺所造成的掺杂元素的损失。另外，对于新型的掺杂方式，例如等离子体掺杂和外延工艺，也进行了研究。
离子注入
浅结注入要求低能量大束流、良好的角度一致性、均匀性以及低的颗粒沾污。超浅结源/漏扩展区对离子注入技术提出了严峻的挑战。
离子注入工艺的参数包括：注入源的原子质量，注入能量，注入剂量以及入射角
度。离子源产生后，通过复杂的电磁装置选择恰当的离子源，形成粒子束流后，注入到硅片中。注入能量决定杂质注入的深度。现代大束流离子注入机可以满足多种工艺条件的要求，并形成精确的可重复的超低能量离子束流。
为了满足先进器件对于USJ的要求，采用非掺杂元素注入对材料实施精确改性。例如，在离子注入前，通过注入锗或者硅原子使硅衬底表面预非晶化，来降低离子注入的沟道效应，目前这已经成为广泛使用的一种手段。预非晶化注入使硅表面由单晶状态变为非晶状态，因此可以实现浅结和陡峭的杂质分布，并且还可以通过离子注入后的退火工艺改善杂质激活。
额外的碳原子注入普遍应用于高性能器件中。这种专门设计的离子注入技术可以通过改变硅材料特性，来延缓后续退火工艺中掺杂元素的扩散。碳原子可以捕获行程末端损伤，以及离子注入后退火工艺所释放的间隙空位。一旦间隙空位丧失移动性，将不能再与掺杂的硼原子交换位置，而这正是造成瞬时增强扩散和干扰杂质激活的原因。总之，碳原子注入可以实现浅结并降低结电阻。
Varian Semiconductors技术战略部门高级主管Yuri Erokhin表示：“降低离子注入后退火工艺的热预算会提高消除预非晶化以及其它离子注入过程导致的行程末端晶格损伤的难度。”这种残余损伤会导致源/漏以及源/漏扩展区缺陷所带来的结漏电流的提高，这对于满足32 nm及以下技术节点低功耗器件漏电流的要求提出了挑战。
新的离子注入方法
USJ注入中，需要降低注入能量以满足对结深的控制，这将导致生产能力的下降。Varian目前开发的一个解决方案，采用电离的碳硼烷分子作为p型掺杂源。Erokhin表示：“这种分子包含10个硼原子，将极大地提高注入到硅衬底中的硼原子数量，相对于常规的单体注入，提高了生产能力。并且，由于氦分子和大量的硼原子同时注入，可以获得极好的注入角度一致性，同时实现硅表面的非晶化。第二点好处还有可能免去通过注入锗的预非晶化过程，从而降低了行程末端损伤。与其它分子源相比，碳硼烷分子热稳定性高，可以在Varian标准的大束流注入机中使用，因此，免去了将某台离子注入机专门用于分子源注入的必要。
新型的退火工艺
先进技术总是率先用于以性能论的逻辑电路，随后才是DRAM和闪存。因此，当先进的逻辑电路生产过程中已经开始使用诸如尖峰退火和毫秒退火的新技术时，闪存生产线上仍然使用快速退火工艺（RTP）就不足为奇了。使用了最新的退火技术后，就不再需要像过去一样折衷考虑杂质激活与扩散的问题。这样可将其分开考虑，使热预算满足形成USJ的要求。
尖峰退火是RTP技术的一种，其从升温、到保持950~1100℃的最高温度、到降温只需要短短的几秒。毫秒退火采用闪光灯或者激光，峰值温度为1300℃，保持时间可以缩短到尖峰退火的千分之一。
采用尖峰退火的道理很简单。尖峰退火产生的源/漏横向扩散仅使其与沟道相连接。毫秒退火所使用的高温足以将杂质激活，而很短的持续时间可以避免杂质的外扩散。
最新研究表明，闪光退火可以有效地应用于某些先进器件结构的制造工艺当中。Sematech 发起了对于毫秒退火在USJ制造过程中的作用，以及对铪基介电材料和金属栅叠层影响的详细研究（图1）。Sematech前道设备主管Raj Jammy表示：“采用优化后的闪光退火技术来形成90?的结深，可以获得卓越的器件性能参数。并且，该工艺与高k/金属栅叠层相兼容，尽管首次发现了一种迄今为止未知的缺陷，降低了迁移率。”相较于尖峰退火，使用闪光退火会使器件的界面劣化，导致迁移率下降。通过钝化层保护技术可以改善界面的质量，