闪光退火是工艺工程师工具箱中的最新工具。尖峰快速热退火（RTA）方法已经付诸实用，但RTA在限制掺杂物扩散的同时对掺杂物进行活化，闪光退火可以弥补这一缺陷。闪光退火更为精确，在几毫秒时间内可以将温度升高到约900℃到1300℃，并快速返回到室温，这样造成的扩散几乎可以忽略不计。此外，闪光退火的温度作用时间很短，不会让晶体薄膜变成非晶态，所以在保持沟道应力方面也起到了关键作用。
来自加州大学伯克利分校的Pankaj Kalra与英特尔（加州Santa Clara）、Sematech（德州奥斯汀）、德州大学奥斯汀分校、AMD（加州Sunnyvale）、IBM（纽约州Yorktown Heights）和GIST（韩国光州）的研究人员，一起研究了闪光退火对45 nm节点高k和金属栅MOSFET性能及可靠性的影响。他们可以获得低于15 nm的结深，其片层电阻（Rs）在1 k Ω/sq范围，都可用于32 nm节点，采用了闪光退火之后可以获得更低的掺杂扩散和更好的掺杂活性。
该小组制作并测试了“先制作栅极”的CMOS器件，将高k（原子层沉积3 nm的HfSiO）沉积在1 nm Si
Ox上，之后通过低压化学气相沉积（LPCVD）多晶硅。通过注入完成浅结扩展，形成间隔层，并通过注入完成深源/漏（S/D）离子注入，再通过尖峰或闪光退火进行活化。闪光退火可以获得更好的短沟效应，例如更低的亚阈值斜率（SS）和更有效的抑制漏致势垒降低。在高清晰TEM图像中，闪光退火样品的HfSiO/SiOx界面稍嫌粗糙。对两种退火方式来说，在相似等效氧化层厚度和平带电压情况下，NMOS晶体管都可以获得很好的CV曲线。正偏压温度不稳定效应（PBTI）测量显示退火过程与陷阱产生之间相关程度很低。然而，就像电荷泵测量所示，在闪光退火的器件中，其界面（HfSiO/SiOx）具有更高的陷阱浓度（Nit）。负偏压温度不稳定效应（NBTI）结果也有所不同（图）。研究人员推断，在闪光退火过程高温（约1300℃）的作用下，高k材料在SiOx内产生氧空缺，这或许可以解释Nit的升高。可以添加后金属化退火步骤对损伤进行钝化，这也可以降低SS，表面界面质量得到了提高。
实施闪光退火的关键是在工艺流程的退火步骤中适当安排闪光退火的位置。东芝公司（日本横滨）的T. Sanuki，以及来自NEC电子有限公司（上海）和索尼公司（东京）的研究人员发现，在S/D尖峰RTA退火之前进行闪光退火，可以增强pFET嵌入式硅锗（eSiGe）的沟道应力。在nFET器件中，闪光退火可以使注入和抑制的瞬态增强扩散在S/D延伸中形成的损伤层得到恢复。在45 nm工艺，栅长为34 nm的nFET和pFET晶体管中，他们发现闪光退火可以获得瞬间的再结晶，并使注入的S/D损伤层得到恢复。在pFET的eSiGe源/漏区中，再结晶限制了应变豫驰。可以同时实现应变增强和低寄生电阻。
在nFET中，也可以通过尖峰RTA之前进行闪光退火改进阈值电压（Vt）下降。闪光退火可以使S/D和S/D延伸中的损伤得到恢复。这样，pFET的饱和驱动电流（IDsat）可以提高11%，在eSiGe S/D中达到750 μA/μm。nFET的IDsat可以提到8%，达到1160 μA/μm，而Vdd为1V时Ioff为100 μA/μm。
如果在闪光退火之前进行
尖峰退火，那么pFET中的IDsat性能提升就无法实现。研究人员认为在S/D注入中变为非晶态的SiGe层表面会在尖峰RTA过程中再结晶。而再结晶降低了eSiGe层的应力。如果在尖峰RTA之前实施闪光退火，同时发生的再结晶将会导致应力豫驰无法发生。