在IEEE国际电子器件会议（IEDM）上，IMEC报告了一项重大进展，即在32 nm节点上，利用铪基高k介质和TaC金属栅极可显著提高平面CMOS的性能。通过在栅介质和金属栅之间增加一薄层介质盖可获得较低的阈值电压（Vt）和导带及价带间的有效功函数（WF）。此外，栅叠层的激光退火过程明显降低了最小的可能栅长，增强了对短沟效应的控制能力。
对于CMOS器件，限制其采用高k介质的主要挑战是导致低性能的高Vt。双金属栅与双介质层的复合可以解决这个问题，但其缺点是成本太高。IMEC开发了一种更简单、成本更低的集成方案，只用一层介质堆叠和一层金属。
早期制造高k金属栅的方法主要是寻找具有适当WF的金属，这样就可以同时在pFET和nFET器件中得到合适的Vt，直到最近，研究人员发现，通过给铪基介质（HfO2 或HfSiON）覆盖更多的负电或正电层可调制器件的WF，然后通过退火将WF转到导带或价带边缘。
IMEC的研究人员在nFET中分别采用镧基（La2O3）和镝基（Dy2O3）盖层，PMOS中采用铝基盖层。为了在一步沉积中获得两种金属（nFET的TaCx和pFET的TaCxNy
），建议采用RF等离子氮化步骤。在这种方法中，物理气相沉淀（PVD）可在薄膜中获得与化学气相沉淀（CVD）相似的氮浓度（约8%）。
因为薄栅介质在规定寿命之前会遭受软
击穿，其失效是很难预料的，因此IMEC开发了一种随时间变化的介质击穿模型，可以全面地预测器件的可靠性。这种模型基于硬击穿的统计分析，包括了多种软击穿和疲劳情况。将这种模型应用到高k金属栅器件中，可证明栅介质具有极好的性能。
在NXP和台积电（TSMC）强有力的协作下，研制出的窄finFET具有出色的性能（NMOS finFET的驱动电流为950 礎/祄，在Vdd为1V时，Ioff为50 nA/祄）和有效的短沟效应控制能力，而这一切并不需要增加载流子迁移率就能实现。
这些成果是由IMEC亚32 nm CMOS核心伙伴，包括英飞凌（Infineon）、奇梦达（Qimonda）、英特尔（Intel）、美光（Micron）、NXP、松下（Panasonic）、三星（Samsung）、意法半导体（STMicroelectronics）、德州仪器（Texas Instruments）和台积电（TSMC）与IMEC CMOS工艺重要伙伴尔必达（Elpida）以及海力士（Hynix）共同完成的。（Laura Peters，Lead Technical Editor）