由45纳米过渡到32纳米技术节点，除了可能在一些关键的材料方面发生改变，另一个主要的变化是在关键工艺层中采用双重成像光刻技术。何去何从，成本因素和产品需求将起到决定性的作用。
从65纳米过渡到45纳米技术节点，在生产技术方面经历了一些变革，其中主要包括：许多公司首次采用ArF（193纳米）浸没式光刻技术、许多逻辑电路生产制造商引入高介电常数绝缘材料/金属栅电极工艺，以进一步降低后道层间介质（ILD）绝缘材料的介电常数。在45纳米节点，许多DRAM（动态随机存取存储器）和闪存制造商也开始由铝工艺转而采用铜互连工艺。最为重要的是NAND（闪存器件）由于其具有最为细小的图形尺寸和节距（pitch），第一次毫无争议地成为了技术前进的原动力。“由65纳米迈入45纳米节点伴着多项重大的变革，这其中就包括：采用浸没式光刻技术提高内存单元的密度、引入高介电常数绝缘材料和金属栅电极进一步提高器件的性能以及进一步降低后道互连绝缘介质的介电常数等，” Applied Materials硅系统集团的首席技术执行官Hans Stork说，“限制上述这些技术崭露头角的原因是时间和成本。发生、接受并采纳任何
变革的前提是必须在一个合适的切入点。” 在此之前，Hans Stork曾是Texas Instruments硅技术研发部的资深副总裁。
至于内存产品，Micron Technology公司先进技术研发部主管Gurtej Sandhu说：“DRAM的绝缘材料已经经历了数次变革，材料的变化不断推动技术的向前发展，对于NAND也会如此。”
由于人们对电子产品的消费需求日益增加，促使半导体业界不停地缩短产品更新换代的时间周期以及进一步降低成本。把对技术道路越走越宽畅的期待抛在一边，事实上，一种南辕北辙、截然相反的趋势正在发生。ASML公司市场战略领导Peter Jenkins 说：“技术的不断进步、尺寸的不断缩小将会面临许多难以逾越的鸿沟，但是用户对此并不宽容，相反，他们越发急切地推动技术向32纳米挺进，由此双重曝光光刻技术也就应运而生。” Stork同时补充：“当今瞬息万变的信息社会、高昂的资本投入，这些都要求芯片制造商能够尽可能多的从投资中获利。因此尽可能的缩短成品率提升周期将变得尤为重要。”按照Stork的观点，达到90%以上的成熟的成品率已经成为业界公认的标准。
32纳米光刻技术的抉择
一开始，业界普遍相信曝光波长为13纳米的极紫外光刻技术（EUV）将在2009-2010进入市场，进而满足32纳米节点的需求。然而事与愿违，在过去的几年中这项技术进展缓慢，相反，得益于双重成像技术（double patterning，DP）ArF浸没式光刻技术已经成为联系193纳米光刻技术和EUV之间的纽带。DP的原理是通过将密集的电路图形一分为二，从而降低图形密度，再依次印制到硅片表面。这项技术易于实现包括常见的闪存器件在内的各种一维图形，而对于DRAM和纷繁复杂的逻辑器件的二维图形则显得力不从心。1根据不同器件的需求，在32纳米节点通常有3-5层关键层需要使用这项技术。
最近，Samsung公司宣布它将采用自对准DP技术于2009年量产30纳米，容量达到64Gb的多核闪存器件。自对准型双重曝光技术是诸多被芯片制造商评估的DP方案中的一种（详见下表），它的优势是易于控制套准精度和线宽尺寸。“目前已有多种不同的双重曝光技术，但仍然还没有一套符合大规模量产要求的切实可行的操作方案，”AMD院士、先进微型器件部RET/ OPC自动控制和DFM的经理Luigi Capodieci指出。近期，在Semiconductor International组织召开的先进掩膜版技术的网上论坛中，在解释不同的双重曝光技术之间的差异时，Capodieci说道：“尽管自对准型DP能够兼容现有的工艺和材料，但它需要花费更多的掩膜版来确定侧墙，以及需要更为复杂的图形布局拆分算法。”
双重曝光（double exposure）技术也被称为对比度增强光刻技术，目前，这项技术需要使用的“无记忆”型光刻胶还处于研发阶段。另一种双重曝光技术也需要研发能够在曝光显影后“稳定” 的光刻胶（即不和下一次涂布的光刻胶发生交联反应），一旦这种材料能够研发成功，就可以略过常规标准的DP方案中第一次的刻蚀工艺。“采用这种方案，负性光刻胶将比正性光刻胶更加合适，这方面的研究正在进行中，但是目前还没有合适的材料能够满足大生产的需求。” Capodieci说。最后，就是通常所说的常规DP方案，这套工艺的操作流程较为复杂（两块掩膜版、两次曝光、两次刻蚀），此外还存在套准和成本方面的问题。在去年九月举办的SEMI's International Trade Partners Conference (IT