在高速增长的非易失性存储器市场中，浮栅NAND闪存一直以来都是主流技术。然而，随着持续每年以2倍以上速度的等比例缩减，人们普遍认为该技术很快就会达到物理极限。
一方面使用多层互连方案不断拓展现有的技术（必然的），可以通过对四个不同的层进行编程，实现在一个物理单元中存储两个字节。同时，替代技术方面也取得了有趣的进展。最有希望（且很可能替代）的技术之一是纳米晶体和氮化物基多层结构的电荷捕获。后者的一个典型例子是硅/氧化物/氮化物/氧化物/硅（SONOS）。
另一个有趣的选择是相变存储器（PCM），这是一种基于硫族元素化合物电阻器的存储技术。通过焦尔热可以熔化这种材料，冷却后形成一种高阻非晶相物质，还可以加热到熔点以下，诱发相变到低阻晶态。
由于不需改变材料，并在预计即使十年后发展到~5nm的尺度范围也不会遇到物理极限，可见PCM是一种很有前途的技术。在应用材料公司（Applied Materials）最近组织的一次座谈会上，参会者公认PCM的单元体积、芯片尺寸和成本方面都是很吸引人的。该技术的读取速度约为50纳秒，可以无限制次数读取，长达约10年的数据保持能力，写入速度约为10
0纳秒，并且与CMOS技术兼容。在比特级的写入功能方面，它超过了当前的闪存技术，写入前不需先擦除旧数据，并且可循环写入的次数达108。
韩国存储器巨头海力士半导体公司（Hynix Semiconductor Inc）也看到了PCM的潜力。该公司最近与总部在密歇根州Rochester Hills的相变半导体存储器技术开发商Ovonyx Inc. 签署了一项长期授权协议，铁电随机存储器（FeRAM）、磁荷随机存储器（MRAM）以及新提出的电阻开关概念都有可能成为最终替换NAND闪存的技术。
12月在华盛顿D.C.召开的国际电子器件大会（IEDM）安排了有关上述和其他非挥发型存储器技术的论文展示。
这些论文中比较有趣的是东芝（Toshiba）的三维结构研究，有越来越多的人对这种技术进行研究，以期在未来实现高性价比、超高密度的存储器。东芝的研究人员将展示一种他们称之为“比特-成本-可缩减”[bit-cost-scalable(BiCS)]的闪存技术。基本思路是将电极板叠层一次性穿通，然后填充多晶硅，形成一连串垂直的场效应晶体管（FETs），它们就是SONOS型存储器的NAND列。
东芝的研究人员阐述了为什么多晶硅体要远远比耗尽宽度薄，才能实现良好的阈值电压（Vt）控制。为实现这个目标，他们在沿着电极板叠层通孔的SiN栅介质上淀积一层极薄的多晶硅。多晶硅形成一种通心粉形状的体结构。其空心处（如图）填满了介电材料，这样更易实现工艺集成。这种器件工作在耗尽模式，体结构多晶硅不掺杂或进行n型轻度均匀掺杂，从而避免在填充物质内部形成pn结。最底层的电极板的功能是低压选择栅，其他每层电极板都起着控制栅的作用。在控制栅板和由比特线及上端的选择栅选中的NAND列的交叉处可以存一个比特的数据。存储列的底部连接到硅衬底上形成的共源扩散区。研究人员将讨论一种新型的4F2单元阵列结构，它可以降低比特成本，并且他们声称空心粉结构设计在实现30nm上下之前，可提供更佳控制能力。
在安排的另一个演讲中，东芝和SanDisk展示他们能够减薄位于浮栅和控制栅之间的集成介质，他们在世界上第一次实现减薄到低于13nm的水平。
Macronix公司的研究人员展示了一项NAND器件的编程和擦除新技术，在SONOS型NAND闪存存储器中将不再使用高压Fowler-Nordheim (FN)应力。相反地，他们采用的是撞击电离生成的衬底热电子（IIHE）和带间隧穿热电子（BBHH）技术。向两个结施加同样的偏压，可以实现双向电荷注入，而不会产生平行电场诱生电流。他们引入了一种新型的分割比特线结构完成这种操作。