许多种将芯片堆叠起来的方法已经在小型化的旗号下得到广泛的运用，尤其是在移动应用中。叠层封装排布方式有利于将多个经过测试和高温筛选后的已封装芯片装配起来。日前，Tessera公司为其可堆叠的封装开发出一种全新的接触结构，能够使叠层封装的总厚度显著降低。在2006年的SMTA国际会议上，一篇论文披露了这种微接触阵列技术的部分细节。
这些圆锥形的微接触自身高度小于150um，它们在基底上的宽度约为100um，而在顶端大约是80um，颈部略窄一点。小直径使得在同样的面积内排布更多的接触成为可能，而另一个好处是能够在给定间距的两个接触之间布更多线。除叠层存储器外（图1），在系统级封装（SiP）方面也可应用。
这种接触的高度共面性和圆台形结构是能够实用的两个关键，而这是通过刻蚀铜薄膜层来制作微接触而得以实现的。从材料使用的观点来看似乎是一种浪费。然而，这可能是制作所需尺寸、形状和共面的微接触的最经济方法。
有两种基本的制造流程（内接触和外接触），它们都开始于一层厚度可达120um的铜膜。在这层铜膜表面镀上一薄层厚度为1um的镍和一层厚度为9-18um的铜。刻蚀较薄的铜层形成衬底
迹线，而刻蚀厚的铜膜则得到微接触。
“内接触”（Contact in）制程先制作微接触，这通过两步移除来实现，包括一次快速刻蚀来移除大部分的材料，和一次控制得更好的刻蚀来得到最终的接触。然后覆盖上厚度为25um的电介质层，并使用打孔机或激光烧蚀制程在其上制作接触孔。
键合电介质后，在正反两面都涂上光刻胶，这样在刻蚀电路图形时可以保护另一面的接触。电路迹线被刻蚀出来后，有电路的那面露出电介质；接着在该面上再覆盖一层保护膜，以便同时保护电介质和电路迹线；而接触孔则被预留出来用于第一层键合。在将所有的光刻胶去除掉以后，一个gold-on-nickel阻挡层就被电镀到微接触表面。
“外接触”（Contact out）制程与“内接触”基本类似，只不过先刻蚀得到的是电路迹线，而镍层则被用作刻蚀停止层。在接触形成之前，需要有一层电介质薄膜附着到有电路的那一面，这样就能够将该面用作键合下一个器件的“基板”。
对于封装器件的焊接制程而言，不管是连接到基板还是别的封装器件，微接触都被放置在印刷焊料的顶部。焊接过程中同时会发生回流。而且焊接是在封装被堆叠起来之后一步完成的。当发生焊料到焊料的连接时，这种制程能提供更多的有效固定中心。微接触的形状有助于保持对准状态，因为焊料环绕在针的周围，并将其拉到中心来。而一旦焊料在微接触的扩口端熔化，焊料实际上有助于将接触锚定在该位置上。
除了能够为电路迹线留下更多空间外，这种接触技术还可以显著地减小总的封装厚度。例如一个典型的4层封装堆叠，如果采用Tessera的mZ封装方式，其总厚度约2.3 mm。而使用微接触后，它的厚度就锐减到只有600um（图2）。
这种技术对封装厚度的削减程度可与引线键合芯片堆叠相媲美。由于被堆叠的器件能够作为一个整体来进行测试和高温筛选，所以能进行无插座测试是该技术的一个额外优点。